قابل توجه دانشجویان مقطع کارشناسی ارشد گرایش معماری کامپیوتر
درس سیستم‌های قابل بازپیکربندی مبتنی بر زبان توصیف سخت‌افزار Verilog بوده و شامل توصیف در سطح RTL خواهد بود. لذا دانشجویان می‌بایست با این زبان توصیف سخت‌افزار آشنا باشند.
درس سیستم‌های قابل بازپیکربندی مبتنی بر زبان توصیف سخت‌افزار Verilog بوده و شامل توصیف در سطح RTL خواهد بود. لذا دانشجویان می‌بایست با این زبان توصیف سخت‌افزار آشنا باشند.