قابل توجه دانشجویان دکتری

 ثبت‌نام آزمون جامع نیمسال دوم 98-97 به صورت حضوری انجام می‌شود و دانشجویان متقاضی باید در فرم ثبت نام آزمون جامع عناوین درس‌ها را نوشته و پس از تائید استاد راهنما و مدیر گروه، فرم را به آموزش دانشکده تحویل نمایند. لازم به ذکر است درس‌ها توسط گروه انتخاب خواهد شد که براساس هماهنگی صورت گرفته با اساتید می باشد.

 برگه ثبت‌نام آزمون جامع از آدرس زیر قابل دریافت است:

 http://computer.srbiau.ac.ir/attachments/article/139/General_Exam_Registeration_Form.pdf

 زمانبندی ثبت‌نام:

گرایش معماری کامپیوتر - جناب آقای دکتر رشادی

روز شنبه مورخ        98/02/07 از ساعت 10:30 الی 13:00 در دفتر گروه

روز یکشنبه مورخ    98/02/08 از ساعت 10:30 الی 13:00 در دفتر گروه

گرایش هوش مصنوعی و نرم افزار - جناب آقای دکتر شریفی

روز شنبه مورخ        98/02/07 از ساعت 10:30 الی 13:00 در دفتر گروه

روز یکشنبه مورخ    98/02/08 از ساعت 10:30 الی 13:00 در دفتر گروه

آدرس دفتر گروه:

ساختمان ابن سینا - بلوک C - طبقه اول بال شرقی - اتاق 125 

اطلاعات تماس مدیران گروه در لینکهای زیر قابل دسترسی است:

http://computer.srbiau.ac.ir/index.php/faculty/reshadi

http://computer.srbiau.ac.ir/index.php/faculty/sharifi

زمان و مکان امتحان جامع:

زمان امتحان کتبی در بازه ۱۶ تیرماه ۱۳۹۸ تا ۱۹ تیر ماه ۱۳۹۸ طی یک یا دو روز خواهد بود. مکان امتحان در ساختمان بلوک ۲ آموزشی خواهد بود. زمانبتدی دقیق دروس از طریق همین سایت اعلام می‌شود. 

مکان و تاریخ‌ امتحان جامع

امتحان شفاهی جامع

(حضور کلیه دانشجویان در آزمون شفاهی الزامیست):

1- صبح دوشنبه مورخ 24 تیر ماه از ساعت 8:30 گرایشهای نرم افزار و معماری کامپیوتر (حضور دانشجویان هر دو گرایش از ساعت اعلام شده الزامیست. یا توجه به مشخص نبودن زمان در نظر گرفته شده برای هر دانشجو امکان تفکیک جلسات دو گرایش میسر نیست)

2- صبح سه شنبه مورخ 25 تیر ماه از ساعت 8:30 گرایش هوش مصنوعی

مکان آزمون: ساختمان ابن سینا بلوک c بال غربی، طبقه اول، اتاق 118

جزئیات اخبار دانشکده در لینک:

http://ece.srbiau.ac.ir/news

 آخرین اخبار دانشکده در این بخش  منعکس شود. 

تغییرات برنامه‌زمانبندی امتحان جامع در بخش اخبار دانشکده

به اطلاع می‌رساند زمان ثبت نام و زمان امتحان جامع نیمسال دوم 97-98 پس از اعلام از جانب معاونت محترم دانشگاه در سایت گروه اطلاع‌رسانی خواهد شد. 

درس سیستم‌های قابل بازپیکربندی مبتنی بر زبان توصیف سخت‌افزار Verilog بوده و شامل توصیف در سطح RTL خواهد بود. لذا دانشجویان می‌بایست با  این زبان توصیف سخت‌افزار آشنا باشند.